募集要項

【川崎/FPGA回路設計】VerilogHDL経験者歓迎|防衛分野の最先端開発|長期就業可・キャリア継続支援

本ポジションでは、防衛分野で活用される各種電子機器に搭載されるFPGA回路の設計業務をご担当いただきます。主にVerilogHDLを用いた論理設計・実装を中心に、仕様検討から設計、検証、評価まで一連の開発工程に携わっていただきます。
具体的には、以下の業務を想定しています。

1.FPGA回路の仕様検討および論理設計(VerilogHDL使用)
2.シミュレーションおよび検証業務(ModelSim、Vivado等)
3.タイミング解析、回路最適化対応
4.実機評価および不具合解析
5.技術資料作成および関連部門との調整業務

当該分野は高い信頼性・品質が求められるため、これまでの設計経験を活かしながら、より深い専門性を磨くことが可能です。また、長期プロジェクトのため安定した就業が見込める点も特徴です。
これまで培ってきたご経験をベースに、長くエンジニアとして活躍し続けたい方に適した環境です。落ち着いた開発現場で、腰を据えて技術に向き合える点も魅力です。

技術・資格

■必須条件
・VerilogHDLを用いたデジタル回路設計経験
・FPGA設計および検証の実務経験
・電子回路に関する基礎知識
■尚可条件
・Vivado、Quartus、ModelSim等のEDAツール使用経験
・タイミング解析、クロック設計に関する知識
・高信頼性製品(産業機器、通信機器等)に関する開発経験
■求める人物像
・これまでの設計経験を活かし、長期的に就業したい方
・チームと連携しながら責任感を持って業務に取り組める方
・技術志向が高く、継続的にスキル研鑽ができる方

給与

想定年収:640万円~900万円
普通残業/深夜残業手当:1分単位で支給
賞与:年2回(7月・12月)
昇給:年1回(4月)
※スキル経験年数を考慮し話し合いの上、優遇します。

勤務地

神奈川県川崎市幸区

勤務時間

9:00~18:00:休憩時間60分 (プロジェクトにより異なる)

休日・休暇

◆年間休日123日◆完全週休2日制◆祝日休み◆夏期休暇(当社カレンダーによる)◆年末年始休暇(当社カレンダー)による◆特別休暇(慶弔その他)◆有給休暇(初年度10日)◆産前・産後休暇◆育児休業・子の育児目的休暇◆介護休業・介護休業

待遇・
福利厚生

◆健康保険
◆厚生年金保険
◆介護保険
◆雇用保険
◆労災保険
◆通勤費全額支給(車の場合、ガソリン代を支給) ※社内規定あり
◆日当支給 ※社内規定あり
◆家族手当 ※扶養者のみ
◆赴任手当
 -扶養家族を有する単身赴任者:50,000円/月
◆借上社宅制度(社員寮)※単身・家族で利用可
◆引越費用全額会社負担
 ※会社都合での転居(赴任先への引っ越し)の場合のみ
◆赴任旅費
◆帰省旅費支給
 -赴任地と自宅の直線距離250㎞以上
 -扶養家族を有する単身赴任者(1回/2カ月)
 -扶養家族を有しない単身赴任者(1回/6カ月)
 (※独身での転勤の場合、支給なし)
◆慶弔見舞金支給
◆確定拠出年金制度(401K)
◆健康診断(定期・雇い入れ時)
◆メンタルヘルス研修、ストレスチェック
◆東京電子機械工業健康保険組合
-東京電子機械工業健康保険組合の直営保養所・会員保養施設(宿泊・日帰り)を割引価格でご利用いただけます。
◆キャリア相談窓口
◆労働組合有
◆資格取得祝金支給
◆研修制度あり
 -実技研修
 -リーダー・マネジメント研修
 -eラーニング
◆TOEIC団体受験割引

留意事項

試用期間3ヶ月 条件変更無

管理No.

36333

エントリー
カジュアル面談
を申し込む