募集要項

■必須条件
・ASIC開発における論理設計または検証の実務経験
・Verilog-HDL、SystemVerilog、VHDLいずれかの使用経験
・RTL設計およびシミュレーション検証の実務経験
■尚可条件
・UVMなどを用いた検証環境構築経験
・Synopsys VCS、Design Compiler、PrimeTimeなどの使用経験
・タイミング設計や論理合成に関する知識
・設計レビューや品質改善に関わった経験
■求める人物像
・培ってきた技術力を今後も現場で発揮し続けたい方

想定年収：630万円～900万円
普通残業/深夜残業手当：1分単位で支給
賞与：年2回（7月・12月）
昇給：年1回（4月）
※スキル経験年数を考慮し話し合いの上、優遇します。

東京都府中市

9:00～18:00：休憩時間60分　（プロジェクトにより異なる）

◆年間休日123日◆完全週休2日制◆祝日休み◆夏期休暇（当社カレンダーによる）◆年末年始休暇（当社カレンダー）による◆特別休暇（慶弔その他）◆有給休暇（初年度10日）◆産前・産後休暇◆育児休業・子の育児目的休暇◆介護休業・介護休業

◆健康保険
◆厚生年金保険
◆介護保険
◆雇用保険
◆労災保険
◆通勤費全額支給（車の場合、ガソリン代を支給） ※社内規定あり
◆日当支給 ※社内規定あり
◆家族手当 ※扶養者のみ
◆赴任手当
　－扶養家族を有する単身赴任者：50,000円/月
◆借上社宅制度（社員寮）※単身・家族で利用可
◆引越費用全額会社負担
　※会社都合での転居（赴任先への引っ越し）の場合のみ
◆赴任旅費
◆帰省旅費支給
　－赴任地と自宅の直線距離250㎞以上
　－扶養家族を有する単身赴任者（1回/2カ月）
　－扶養家族を有しない単身赴任者（1回/6カ月）
　（※独身での転勤の場合、支給なし）
◆慶弔見舞金支給
◆確定拠出年金制度（401K）
◆健康診断（定期・雇い入れ時）
◆メンタルヘルス研修、ストレスチェック
◆東京電子機械工業健康保険組合
－東京電子機械工業健康保険組合の直営保養所・会員保養施設（宿泊・日帰り）を割引価格でご利用いただけます。
◆キャリア相談窓口
◆労働組合有
◆資格取得祝金支給
◆研修制度あり
　－実技研修
　－リーダー・マネジメント研修
　－eラーニング
◆TOEIC団体受験割引

試用期間3ヶ月　条件変更無し

36341