募集要項
【東京都港区】高速通信LSIアナログ回路設計/SerDes・PLL・DAC
- 経験者優遇
業務内容は高速通信LSIにおけるアナログ回路設計としてDAC・PLL・SerDesの設計およびシミュレーション・性能評価を担当していただきます。
業務詳細
・高速通信向けアナログ回路設計(DAC、PLL、SerDesなど)
・トランジスタレベルでの回路設計および最適化
・SPICE等を用いたシミュレーションおよび特性検証
・回路仕様設計および技術ドキュメント作成
・プロセス特性を考慮した回路設計(先端ノード対応)
・評価・検証および設計改善
業務の魅力ややりがい
最先端の高速通信LSI開発に携わることで、需要が高まり続ける通信・半導体分野の中核技術を習得できます。SerDesやPLLなどの高度なアナログ回路設計を通じて市場価値の高いエンジニアへ成長できる環境です。また、先端プロセス(FinFETなど)に触れる機会もあり、技術者としてのキャリアの幅を大きく広げることができます。
|
技術・資格 |
■必須条件 |
|---|---|
|
給与 |
想定年収:640万円~800万円 |
|
勤務地 |
東京都港区 |
|
勤務時間 |
9:00~18:00:休憩時間60分 (プロジェクトにより異なる) |
|
休日・休暇 |
◆年間休日123日◆完全週休2日制◆祝日休み◆夏期休暇(当社カレンダーによる)◆年末年始休暇(当社カレンダー)による◆特別休暇(慶弔その他)◆有給休暇(初年度10日)◆産前・産後休暇◆育児休業・子の育児目的休暇◆介護休業・介護休業 |
|
待遇・福利厚生 |
◆健康保険 |
|
留意事項 |
試用期間3ヶ月 条件変更無し |
|
管理No. |
330482 |