募集要項
【国分寺市】ロジック設計・検証の最前線で活躍/SystemVerilog・Verilog経験者募集/定年65歳
- 経験者優遇
半導体・電子機器関連製品の開発プロジェクトにおいて、ロジック設計および検証業務をご担当いただきます。
主な業務は、機能仕様に基づく詳細設計、機能詳細からの検証項目立案、検証環境の構築、検証実施および結果確認です。また、検証結果の妥当性確認や不具合解析、報告書作成、技術レビューなど、設計から検証まで幅広い工程に携わっていただきます。
これまで培われたロジック開発経験を活かし、設計品質向上や課題解決に貢献していただくことを期待しています。プロジェクトメンバーや関連部門との連携も多く、自ら主体的に業務を推進できる方が活躍できる環境です。
SystemVerilog、Verilog、VHDLを用いた開発経験を活かしながら、より高度な検証技術や設計品質向上に携わることができます。設計・検証両面のスキルを発揮し、技術者としてさらなる価値を高めたい方におすすめのポジションです。
|
技術・資格 |
■必須条件 |
|---|---|
|
給与 |
想定年収：600万円～820万円 |
|
勤務地 |
東京都国分寺市 |
|
勤務時間 |
9:00～18:00：休憩時間60分 |
|
休日・休暇 |
◆年間休日123日 |
|
待遇・福利厚生 |
◆健康保険 |
|
留意事項 |
試用期間3ヶ月 条件変更無し |
|
管理No. |
38752 |
