募集要項
【ICレイアウト設計エンジニア募集】高周波・アナログ回路/Cadence Virtuoso/本厚木
【業務内容】
高周波回路(RF)やアナログ回路部の物理レイアウト設計を担当します。
主な作業は以下の通りです。
〇回路図に基づくレイアウト設計
回路設計者が作成したスケマティック(回路図)をもとに、トランジスタや抵抗などの素子を物理的に配置・配線します。
〇設計ルールチェック(DRC)とレイアウト対回路照合(LVS)
半導体製造に適合するよう、設計ルールに従ってレイアウトを構築。
回路図とレイアウトが一致しているかを検証。
〇寄生素子の抽出とシミュレーション
レイアウトにより生じる寄生容量・抵抗などを抽出し、回路性能への影響を評価。
〇高周波・アナログ特有の配線最適化
ノイズ、クロストーク、インピーダンスなどを考慮した配線設計が重要。
※使用ツール:Virtuoso
技術・資格 |
【MUST】 |
---|---|
給与 |
想定年収:450万円~660万円 |
勤務地 |
神奈川県厚木市 |
勤務時間 |
9:00~17:30(休憩45分) |
休日・休暇 |
◆年間休日123日(2025年度) |
待遇・ 福利厚生 |
◆健康保険 |
留意事項 |
試用期間3ヶ月 条件変更無し |