募集要項
【次世代半導体メモリー開発】デジタル回路設計/SystemVerilog・論理設計/東京都港区
- 語学力を活かす
- 経験者優遇
次世代半導体メモリーの開発プロジェクトにおいて、デジタル回路設計業務をお任せします。具体的には、MAS(MicroArchitecture Specification)に基づくブロックレベル設計(SystemVerilog)、論理設計、論理合成、タイミング解析、論理検証を担当いただきます。
また、合成スクリプトの作成や検証計画の立案・実行、システム検証も含まれます。さらに、合成、フロアプランニング、タイミング設計に関する詳細知識を活かせる環境です。
英語でのドキュメント読解が必須で、会話が可能であれば尚良し。
使用ツールはRTL、SystemVerilog、VerilogHDLです。半導体業界での豊富な経験を活かし、次世代技術開発に携わるチャンスです。長期安定の案件で、スキルをさらに磨ける環境をご用意しています。
|
技術・資格 |
■必須条件 |
|---|---|
|
給与 |
想定年収:670万円~820万円 |
|
勤務地 |
東京都港区 |
|
勤務時間 |
9:00~18:00:休憩時間60分 (プロジェクトにより異なる) |
|
休日・休暇 |
◆年間休日123日(2025年度) |
|
待遇・福利厚生 |
◆健康保険 |
|
留意事項 |
試用期間3ヶ月 条件変更無し |
|
管理No. |
31927 |