募集要項
【山梨県】FPGA・ASIC設計エンジニア／IP仕様検討・FPGAプロトタイプ開発・アルゴリズム検討に挑戦できる環境
- 経験者優遇
ご入社後に担当いただく想定配属先の業務は、顧客要求や構想資料に基づき、FPGAおよびASIC向けIPの仕様検討、カスタマイズ設計、評価までを担当いただきます。地上デジタルTV放送規格をベースとしたアルゴリズム検討では、ソフトウェアを用いた特性比較や差別化検討など、上流工程にも関われる点が魅力です。FPGAプロトタイプ開発では、動作検証、性能確認、改修検討などを行い、その後のASIC設計へとつなげていきます。
また、評価結果のまとめ、量産向けの仕様調整、顧客技術サポートといった、開発フェーズ全体を通した業務も発生します。使用ツールはMicrosoft Officeを中心に、社内の設計・検証環境を活用します。
若手であっても様々な工程に挑戦できる環境で、デジタル回路、FPGA設計、ASIC設計の経験をさらに伸ばしたい方に適したポジションです。
ベテランエンジニアの方や知見をお持ちの方は、上流から下流まで開発プロセス全体に携われるため、技術力と経験を存分に活かしていただけるポジションです。
|
技術・資格 |
■必須 |
|---|---|
|
給与 |
想定年収：400万円～600万円 |
|
勤務地 |
山梨県甲府市 |
|
勤務時間 |
9:00～18:00：休憩時間60分 （プロジェクトにより異なる）日あたりの実働時間：8時間 |
|
休日・休暇 |
※休日・休暇は、プロジェクト・配属先企業のカレンダーによる |
|
待遇・福利厚生 |
◆健康保険 |
|
留意事項 |
試用期間3ヶ月 条件変更無し |
|
管理No. |
1110387 |
