募集要項
【神奈川県 横浜市】イメージセンサー向けLSI論理回路設計・検証エンジニア/FPGA・Verilog経験者歓迎/幅広い研修制度あり※42
- 技術研修あり
- 経験者優遇
【業務内容】
イメージセンサーに搭載するLSIの論理回路設計・検証を担当します。FPGAを用いた実装検証、シミュレーションツールを使った動作確認、仕様書の作成まで、一連の設計フローに幅広く関わるポジションです。これまでのFPGA設計経験や論理設計スキルを活かし、製品開発の中核を担っていただきます。
◆ 具体的な作業内容
・イメージセンサー向けLSIの論理回路設計
・FPGA を使用した設計・検証
・シミュレーションツールを用いた動作検証
・各種仕様書・設計資料の作成
・開発チームとの調整およびレビュー対応
|
技術・資格 |
【必須条件】 |
|---|---|
|
給与 |
想定年収:450万円~630万円 |
|
勤務地 |
神奈川県横浜市 |
|
勤務時間 |
9:00~18:00:休憩時間60分 (プロジェクトにより異なる) |
|
休日・休暇 |
※休日・休暇は、プロジェクト・配属先企業のカレンダーによる |
|
待遇・福利厚生 |
◆健康保険 |
|
留意事項 |
試用期間3ヶ月 条件変更無し |
|
管理No. |
33951 |