募集要項
【国家プロジェクト参画】次世代半導体メモリ開発のデジタル回路設計｜SystemVerilog／検証経験歓迎｜港区
- 経験者優遇
本案件は、国家プロジェクトとして推進される次世代半導体メモリの開発におけるデジタル回路設計ポジションです。高い専門性を持つベテランエンジニアが活躍できる環境で、先端領域の技術開発に直接関わることができます。主な業務として、論理設計、MicroArchitecture Specification（MAS）に基づくブロックレベルの設計（SystemVerilog）、論理合成、タイミング解析、論理検証など、上流から下流まで幅広く担当します。また、合成スクリプトの作成、フロアプランニング、タイミング設計に関する詳細検討も含まれ、設計品質向上に向けた深い技術力が求められる業務です。
さらに、検証計画の立案から実行、各種RTL記述（SystemVerilog、Verilog HDL）による設計実装、英語ドキュメントの読解を伴う技術調査も行っていただきます。グローバルな技術文書が多いため、英語での読解力が必須となります。関連部門との連携や仕様理解が重要なため、幅広い開発経験をお持ちの方に最適な環境です。
次世代の半導体技術は今後の産業基盤を支える重要分野であり、技術者として大きなインパクトを残せる稀少なプロジェクトです。高度な設計スキルを活かしながら、最先端のメモリ開発に携わりたい方に強くおすすめできるポジションです。
|
技術・資格 |
■必須条件 |
|---|---|
|
給与 |
想定年収：700万円～1000万円 |
|
勤務地 |
東京都港区 |
|
勤務時間 |
9:00～18:00：休憩時間60分 （プロジェクトにより異なる） |
|
休日・休暇 |
◆年間休日123日◆完全週休2日制◆祝日休み◆夏期休暇（当社カレンダーによる）◆年末年始休暇（当社カレンダー）による◆特別休暇（慶弔その他）◆有給休暇（初年度10日）◆産前・産後休暇◆育児休業・子の育児目的休暇◆介護休業・介護休業 |
|
待遇・福利厚生 |
◆健康保険 |
|
留意事項 |
試用期間3ヶ月 条件変更無し |
|
管理No. |
31927 |
