募集要項
【安定長期/RTL設計主担当】民生向けLSI論理回路設計/FPGA・ASIC/経験を正当に評価
- 経験者優遇
民生機器向け半導体デバイスにおける、LSI論理回路の設計業務をご担当いただきます。
本案件ではフロントエンド工程の中でも、RTL設計を主軸としたポジションとなり、VHDLやVerilogを用いた論理回路設計、仕様策定、設計書の作成・修正を中心にご活躍いただきます。
設計フェーズでは、機能仕様を踏まえた回路構成の検討から、実装性・将来拡張性を意識したRTL設計まで一貫して携わることが可能です。
また、設計内容の妥当性確認としてUVMを用いた検証部門との連携や、シミュレーション結果を踏まえた設計改善など、設計者としての知見が重視される開発体制となっています。
FPGA/ASIC双方の開発経験が活かせる環境で、過度なスピード重視ではなく「品質と安定性」を優先したプロジェクトです。
長期参画を前提とした体制のため、派遣という形態に不安を感じている方でも、これまで積み上げてきた設計経験を落ち着いて発揮できる環境が整っています。
|
技術・資格 |
■必須条件 |
|---|---|
|
給与 |
想定年収:650万円~900万円 |
|
勤務地 |
神奈川県川崎市川崎区 |
|
勤務時間 |
9:00~18:00:休憩時間60分 (プロジェクトにより異なる) |
|
休日・休暇 |
◆年間休日123日◆完全週休2日制◆祝日休み◆夏期休暇(当社カレンダーによる)◆年末年始休暇(当社カレンダー)による◆特別休暇(慶弔その他)◆有給休暇(初年度10日)◆産前・産後休暇◆育児休業・子の育児目的休暇◆介護休業・介護休業 |
|
待遇・福利厚生 |
◆健康保険 |
|
留意事項 |
試用期間3ヶ月 条件変更無し |
|
管理No. |
33955 |