募集要項

【メーカー経験者歓迎】FPGA・ASIC設計／裁量重視の開発環境／RTL設計・検証／65歳定年

NEW

経験者優遇

本ポジションでは、民生向けLSI開発におけるFPGA／ASICのデジタル論理回路設計および検証業務をご担当いただきます。既存ASIC設計資産をFPGAへ移行・最適化するプロジェクトを想定しており、これまでメーカーで積み上げてこられた設計経験をダイレクトに活かせる業務です。
担当工程は、要件定義・基本設計・仕様書作成から、RTL設計、シミュレーション検証、単体・結合テスト、評価まで一連をカバー。SystemVerilog、Verilog、VHDLによる設計を中心に、SystemCやC/C++を用いたハードウェア寄りの検証にも携わります。FPGA開発ではXilinx（AMD）やIntel（旧Altera）環境を使用します。
大規模組織特有の分業や承認プロセスに縛られず、技術者としての判断や進め方を尊重される体制が特徴です。「管理業務に偏った」「現場を離れがちだった」といった方でも、再び設計の第一線でご活躍いただけます。これまでの経験を活かしながら、無理のない環境で長く技術に携わりたい方に最適なポジションです。

技術・資格	■必須条件・ハードウェア記述言語（SystemVerilog、Verilog、VHDL）による設計経験・RTL/論理設計および検証の実務経験（3年以上）・FPGAまたはASIC開発に関する実務経験 ■尚可条件・ASICからFPGAへの移行または最適化経験・SystemC、C言語、C++を用いた設計・検証経験・Xilinx（AMD）、Intel（旧Altera）等の開発ツール使用経験・設計レビュー、技術指導などの経験 ■人物像・メーカーでの経験を活かし、設計現場で再度活躍したい方・年齢に関係なく技術者として評価される環境を求めている方
給与	想定年収：630万円～880万円普通残業/深夜残業手当：1分単位で支給賞与：年2回（7月・12月）昇給：年1回（4月） ※スキル経験年数を考慮し話し合いの上、優遇します。
勤務地	東京都渋谷区
勤務時間	9:00～18:00：休憩時間60分
休日・休暇	◆年間休日123日◆完全週休2日制◆祝日休み◆夏期休暇（当社カレンダーによる）◆年末年始休暇（当社カレンダー）による◆特別休暇（慶弔その他）◆有給休暇（初年度10日）◆産前・産後休暇◆育児休業・子の育児目的休暇◆介護休業・介護休業
待遇・福利厚生	◆健康保険 ◆厚生年金保険 ◆介護保険 ◆雇用保険 ◆労災保険 ◆通勤費全額支給（車の場合、ガソリン代を支給） ※社内規定あり ◆日当支給 ※社内規定あり ◆家族手当 ※扶養者のみ ◆赴任手当　－扶養家族を有する単身赴任者：50,000円/月 ◆借上社宅制度（社員寮）※単身・家族で利用可 ◆引越費用全額会社負担　※会社都合での転居（赴任先への引っ越し）の場合のみ ◆赴任旅費 ◆帰省旅費支給　－赴任地と自宅の直線距離250㎞以上　－扶養家族を有する単身赴任者（1回/2カ月）　－扶養家族を有しない単身赴任者（1回/6カ月）　（※独身での転勤の場合、支給なし） ◆慶弔見舞金支給 ◆確定拠出年金制度（401K） ◆健康診断（定期・雇い入れ時） ◆メンタルヘルス研修、ストレスチェック ◆東京電子機械工業健康保険組合－東京電子機械工業健康保険組合の直営保養所・会員保養施設（宿泊・日帰り）を割引価格でご利用いただけます。 ◆キャリア相談窓口 ◆労働組合有 ◆資格取得祝金支給 ◆研修制度あり　－実技研修　－リーダー・マネジメント研修　－eラーニング ◆TOEIC団体受験割引
留意事項	試用期間3ヶ月　条件変更無し
管理No.	36743

いきなり
採用応募するのはちょっとな…。

・もう少し詳しい内容が知りたい。

・この求人に近い、自分の希望に合ったものがあるのか聞いてみたい。

・採用応募する前に気軽に採用担当者に相談してみたい。

そんな時はカジュアル面談がおすすめです！

＼最短３分で完了お気軽にどうぞ!／カジュアル面談を申し込む

エントリー

カジュアル面談
を申し込む