募集要項
【山梨】デジタル回路設計エンジニア|VHDL・RTL設計※30
- 経験者優遇
半導体デバイス開発におけるデジタル回路設計業務をご担当いただきます。
■業務詳細
・VHDLを用いたRTL設計
・デジタル回路仕様の実装
・設計内容の検証・レビュー
・関連部門との技術連携
・設計ドキュメント作成
※RTL設計を中心に、半導体製品開発の中核となる論理設計業務に携わっていただきます。
|
技術・資格 |
■必須 |
|---|---|
|
給与 |
想定年収:580万円~750万円 |
|
勤務地 |
山梨県甲府市 |
|
勤務時間 |
・就業時間:9:00~18:00(休憩60分) |
|
休日・休暇 |
※休日・休暇は、プロジェクト・配属先企業のカレンダーによる |
|
待遇・福利厚生 |
◆健康保険 |
|
留意事項 |
試用期間3ヶ月 条件変更無し |
|
管理No. |
38546 |